{"product_id":"efficient-processing-of-deep-neural-networks-9783031006388","title":"Procesamiento eficiente de redes neuronales profundas","description":"\u003cp\u003e\u003cb\u003eEste libro ofrece un tratamiento estructurado de los principios y técnicas clave para permitir el procesamiento eficiente de redes neuronales profundas (DNN, por sus siglas en inglés).\u003c\/b\u003e Las DNN se utilizan actualmente de forma generalizada en muchas aplicaciones de inteligencia artificial (IA), como la visión por computadora, el reconocimiento de voz y la robótica. Aunque las DNN ofrecen una precisión de vanguardia en muchas tareas de IA, esto tiene el costo de una alta complejidad computacional. Por lo tanto, las técnicas que permiten el procesamiento eficiente de redes neuronales profundas para mejorar métricas clave —como la eficiencia energética, el rendimiento y la latencia— sin sacrificar la precisión o aumentar los costos de hardware son fundamentales para permitir la amplia implementación de las DNN en los sistemas de IA.\u003c\/p\u003e \u003cp\u003eEl libro incluye antecedentes sobre el procesamiento de DNN; una descripción y taxonomía de los enfoques arquitectónicos de hardware para diseñar aceleradores de DNN; métricas clave para evaluar y comparar diferentes diseños; características del procesamiento de DNN que son susceptibles de codiseño de hardware\/algoritmo para mejorar la eficiencia energética y el rendimiento; y oportunidades para aplicar nuevas tecnologías. Los lectores encontrarán una introducción estructurada al campo, así como la formalización y organización de conceptos clave de trabajos contemporáneos que brindan información que puede generar nuevas ideas.\u003c\/p\u003e\u003cbr\u003e\u003cbr\u003e\u003cb\u003eAutor:\u003c\/b\u003e \u003ca href=\"https:\/\/sureshotbooks-com.myshopify.com\/search?type=product%2Carticle%2Cpage\u0026amp;q=AUTH-8245824\"\u003eVivienne Sze\u003c\/a\u003e, \u003ca href=\"https:\/\/sureshotbooks-com.myshopify.com\/search?type=product%2Carticle%2Cpage\u0026amp;q=AUTH-13662943\"\u003eYu-Hsin Chen\u003c\/a\u003e, \u003ca href=\"https:\/\/sureshotbooks-com.myshopify.com\/search?type=product%2Carticle%2Cpage\u0026amp;q=AUTH-13662944\"\u003eTien-Ju Yang\u003c\/a\u003e\u003cbr\u003e\u003cb\u003eEditorial:\u003c\/b\u003e Springer\u003cbr\u003e\u003cb\u003ePublicado:\u003c\/b\u003e 24\/06\/2020\u003cbr\u003e\u003cb\u003ePáginas:\u003c\/b\u003e 254\u003cbr\u003e\u003cb\u003eTipo de encuadernación:\u003c\/b\u003e Tapa blanda\u003cbr\u003e\u003cb\u003ePeso:\u003c\/b\u003e 1.35 libras\u003cbr\u003e\u003cb\u003eTamaño:\u003c\/b\u003e 9.25 alto x 7.50 ancho x 0.74 profundidad\u003cbr\u003e\u003cb\u003eISBN13:\u003c\/b\u003e 9783031006388\u003cbr\u003e\u003cb\u003eISBN10:\u003c\/b\u003e 3031006380\u003cbr\u003e\u003cb\u003eCategorías BISAC:\u003c\/b\u003e\u003cbr\u003e- \u003ca href=\"https:\/\/sureshotbooks-com.myshopify.com\/search?type=product%2Carticle%2Cpage\u0026amp;q=CAT-COM\"\u003eComputadoras\u003c\/a\u003e | \u003ca href=\"https:\/\/sureshotbooks-com.myshopify.com\/search?type=product%2Carticle%2Cpage\u0026amp;q=BISAC-COM044000\"\u003eCiencia de datos | Redes neuronales\u003c\/a\u003e\u003cbr\u003e- \u003ca href=\"https:\/\/sureshotbooks-com.myshopify.com\/search?type=product%2Carticle%2Cpage\u0026amp;q=CAT-COM\"\u003eComputadoras\u003c\/a\u003e | \u003ca href=\"https:\/\/sureshotbooks-com.myshopify.com\/search?type=product%2Carticle%2Cpage\u0026amp;q=BISAC-COM011000\"\u003eArquitectura de computadoras\u003c\/a\u003e\u003cbr\u003e- \u003ca href=\"https:\/\/sureshotbooks-com.myshopify.com\/search?type=product%2Carticle%2Cpage\u0026amp;q=CAT-TEC\"\u003eTecnología e ingeniería\u003c\/a\u003e | \u003ca href=\"https:\/\/sureshotbooks-com.myshopify.com\/search?type=product%2Carticle%2Cpage\u0026amp;q=BISAC-TEC008010\"\u003eElectrónica | Circuitos | General\u003c\/a\u003e\u003cbr\u003e\u003cbr\u003e\u003cp\u003e\u003cb\u003eAcerca del Autor\u003c\/b\u003e\u003cbr\u003eVivienne Sze obtuvo la licenciatura (con honores) en ingeniería eléctrica de la Universidad de Toronto, Toronto, ON, Canadá, en 2004, y las maestrías y doctorados en ingeniería eléctrica del Instituto Tecnológico de Massachusetts (MIT), Cambridge, MA, en 2006 y 2010, respectivamente. En 2011, recibió el Premio a la Tesis Doctoral Sobresaliente Jin-Au Kong en Ingeniería Eléctrica del MIT. Es profesora asociada en el MIT en el Departamento de Ingeniería Eléctrica y Ciencias de la Computación. Sus intereses de investigación incluyen algoritmos de procesamiento de señales con eficiencia energética y diseño de circuitos y sistemas de baja potencia para aplicaciones multimedia portátiles, incluida la visión por computadora, el aprendizaje profundo, la navegación autónoma, el procesamiento de imágenes y la compresión de video. Antes de unirse al MIT, fue miembro del personal técnico en el Centro de I+D de Sistemas y Aplicaciones de Texas Instruments (TI), Dallas, TX, donde diseñó algoritmos y arquitecturas de baja potencia para la codificación de video. También representó a TI en el comité JCT-VC del organismo de estándares ITU-T e ISO\/IEC durante el desarrollo de la Codificación de Video de Alta Eficiencia (HEVC), que recibió un premio Primetime Engineering Emmy. Dentro del comité, fue la coordinadora principal del experimento central sobre escaneo y codificación de coeficientes, y presidió\/vicepresidió varios grupos ad hoc sobre codificación de entropía. Es coeditora de Codificación de Video de Alta Eficiencia (HEVC): Algoritmos y Arquitecturas (Springer, 2014). La Profesora Sze es receptora del Premio ACM-W Rising Star inaugural, el Premio al Logro de la Facultad Edgerton 2019 en el MIT, el Premio a la Facultad Facebook 2018, el Premio a la Facultad Qualcomm 2018 y 2017, el Premio a la Investigación de la Facultad Google 2018 y 2016, el Premio del Programa de Investigación de Jóvenes Investigadores (YIP) de la AFOSR 2016, el Premio a la Facultad No Titular de 3M 2016, el Premio a la Facultad Joven DARPA 2014 y el Premio del Concurso de Diseño de Estudiantes DAC\/ISSCC 2007; y es co-receptora del Premio al Mejor Artículo Estudiantil VLSI 2018, el Premio al Artículo Invitado Sobresaliente CICC 2017, el Premio IEEE Micro Top Picks 2016 y el Premio al Diseño Sobresaliente A-SSCC 2008. Actualmente forma parte del comité del programa técnico para la Conferencia Internacional de Circuitos de Estado Sólido (ISSCC) y el Comité Asesor (AdCom) de SSCS. Ha formado parte de los comités del programa técnico para el Simposio de Circuitos VLSI, Micro y la Conferencia sobre Aprendizaje Automático y Sistemas (MLSys); como editora invitada para las Transacciones IEEE sobre Circuitos y Sistemas para Tecnología de Video (TCSVT); y como conferenciante distinguida para la Sociedad de Circuitos de Estado Sólido IEEE (SSCS). La Profesora Sze fue la Presidenta del Programa de Sistemas de MLSys en 2020.\u003cbr\u003eTien-Ju Yang recibió la licenciatura en ingeniería eléctrica de la Universidad Nacional de Taiwán (NTU), Taipei, Taiwán, en 2010, y la maestría en ingeniería electrónica de la NTU en 2012. Entre 2012 y 2015, trabajó como ingeniero en el Grupo de Procesamiento de Visión Inteligente, MediaTek Inc., Hsinchu, Taiwán. Actualmente es candidato a doctorado en Ingeniería Eléctrica y Ciencias de la Computación en el Instituto Tecnológico de Massachusetts, Cambridge, MA, trabajando en el diseño de redes neuronales profundas de bajo consumo energético. Sus intereses de investigación abarcan las áreas de visión por computadora, aprendizaje automático, procesamiento de imágenes\/video y diseño de sistemas VLSI. Ganó el primer lugar en el Concurso de Innovación de la Universidad Nacional de Taiwán 2011 y co-impartió un tutorial sobre \"Procesamiento eficiente de imágenes con redes neuronales profundas\" en ICIP2019. Joel S. Emer recibió los títulos de B.S. (Hons.) y M.S. en ingeniería eléctrica de la Universidad de Purdue, West Lafayette, IN, EE. UU., en 1974 y 1975, respectivamente, y el Ph.D. en ingeniería eléctrica de la Universidad de Illinois en Urbana-Champaign, Champaign, IL, EE. UU., en 1979. Actualmente es un Distinguido Científico de Investigación Sénior en el Grupo de Investigación de Arquitectura de Nvidia, Westford, MA, EE. UU., donde es responsable de la exploración de futuras arquitecturas y metodologías de modelado y análisis. También es Profesor de Práctica en el Instituto Tecnológico de Massachusetts, Cambridge, MA, EE. UU. Anteriormente estuvo en Intel, donde fue Intel Fellow y Director de Investigación de Microarquitectura. En Intel, dirigió el Grupo VSSAD, del cual había sido miembro anteriormente en Compaq y Digital Equipment Corporation. A lo largo de su carrera, ha ocupado varios puestos de investigación y desarrollo avanzado investigando la microarquitectura de procesadores y desarrollando técnicas de modelado y evaluación del rendimiento. Ha realizado contribuciones arquitectónicas a varios procesadores VAX, Alpha y X86 y es reconocido como uno de los desarrolladores del enfoque cuantitativo ampliamente empleado para la evaluación del rendimiento de los procesadores. Ha sido reconocido por sus contribuciones al avance de la tecnología de multiprocesamiento simultáneo, el análisis de confiabilidad del procesador, la organización de la caché, la organización de procesadores pipelined y las arquitecturas espaciales para el aprendizaje profundo. El Dr. Emer es miembro de la ACM y el IEEE y miembro de la NAE. Ha recibido numerosos reconocimientos públicos. En 2009, recibió el Premio Eckert-Mauchly por sus contribuciones de por vida en arquitectura de computadoras. Recibió el Premio al Ex-alumno Destacado de Ingeniería Eléctrica y Computación de la Universidad de Purdue y el Premio al Ex-alumno Distinguido de Ingeniería Eléctrica y Computación de la Universidad de Illinois en 2010 y 2011, respectivamente. Su artículo de 1996 sobre multiprocesamiento simultáneo recibió el Premio al Artículo Más Influyente ACM\/SIGARCH-IEEE-CS\/TCCA en 2011. Fue incluido en los Salones de la Fama del Simposio Internacional sobre Arquitectura de Computadoras (ISCA) y del Simposio Internacional sobre Microarquitectura (MICRO) en 2005 y 2015, respectivamente. Ha tenido seis artículos seleccionados para el Top Picks en Arquitectura de Computadoras de IEEE Micro en 2003, 2004, 2007, 2013, 2015 y 2016. Fue Presidente del Programa de ISCA en 2000 y de MICRO en 2017.\u003c\/p\u003e\u003cp\u003e\u003ci\u003eEste título no es retornable\u003c\/i\u003e\u003cbr\u003e\u003c\/p\u003e","brand":"Springer","offers":[{"title":"Default Title","offer_id":44446871060717,"sku":"9783031006388","price":119.98,"currency_code":"USD","in_stock":false}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0550\/8097\/6621\/products\/img_1d0b9f02-6531-4736-91a8-5877350b74ef.jpg?v=1700285729","url":"https:\/\/sureshotbooks.com\/es\/products\/efficient-processing-of-deep-neural-networks-9783031006388","provider":"SureShot Books Publishing LLC","version":"1.0","type":"link"}