Diseñar un ASIC/SoC complejo es similar a aprender un nuevo idioma para empezar y, en última instancia, crear una obra maestra utilizando la experiencia, la imaginación y la creatividad. El diseño digital comienza con RTL como Verilog o VHDL, pero es solo el principio. Un diseñador completo debe tener un buen conocimiento del lenguaje Verilog, las técnicas de diseño digital, la arquitectura del sistema, los protocolos de E/S y la interacción hardware-software. Parte de ello provendrá de la experiencia, y parte del esfuerzo concertado. Graduarse de la universidad y entrar en el mundo del diseño de sistemas digitales se convierte en una tarea abrumadora, ya que no toda la información está fácilmente disponible. En este libro, hemos hecho un esfuerzo por explicar los conceptos de una manera sencilla con ejemplos del mundo real en Verilog. El libro está dirigido a ingenieros de diseño digital y de sistemas con énfasis en el diseño y la arquitectura del sistema. El libro se divide ampliamente en dos secciones: los capítulos 1 al 10, que se centran en los aspectos del diseño digital, y los capítulos 11 al 20, que se centran en los aspectos del sistema del diseño de chips. Este libro puede ser utilizado por estudiantes que toman cursos de diseño digital y diseño de chips en la universidad y aprovecharlo como guía en sus carreras profesionales. El Capítulo 3 se centra en las construcciones sintetizables de Verilog, con ejemplos de diseño reutilizable (diseño parametrizado, funciones y estructura generada). El Capítulo 5 describe los conceptos básicos del diseño digital: compuertas lógicas, tabla de verdad, teorema de De Morgan, tiempo de establecimiento y retención, detección de flancos y sistema numérico. El Capítulo 6 entra en detalles del diseño digital explicando bloques de construcción más grandes como LFSR, codificadores/descodificadores, detección y corrección de errores, paridad, CRC, codificación/descodificación Gray, codificadores de prioridad, codificación 8b/10b, convertidores de datos y técnicas de sincronización. Los Capítulos 7 y 8 introducen conceptos avanzados en el diseño y la arquitectura de chips: estrategia de reloj y reinicio, métodos para aumentar el rendimiento y reducir la latencia, mecanismos de control de flujo, operación de pipeline, ejecución fuera de orden, diseño de FIFO, diseño de máquinas de estado, arbitraje, interfaces de bus, estructura de lista enlazada y uso e implementación de LRU. Los Capítulos 9 y 10 describen cómo construir y diseñar ASIC/SoC. Habla sobre la microarquitectura del chip, el particionamiento, la ruta de datos, el diseño de la lógica de control y otros aspectos del diseño del chip, como el árbol de reloj, el árbol de reinicio y la EEPROM. También cubre buenas prácticas de diseño, cosas a evitar y adoptar, y mejores prácticas para el diseño de alta velocidad. La segunda parte del libro está dedicada a la arquitectura del sistema, el diseño y los protocolos de E/S. El Capítulo 11 habla sobre la memoria, la jerarquía de memoria, la caché, las interrupciones, los tipos de DMA y la operación de DMA. Hay un RTL Verilog para un diseño típico de controlador DMA que explica el concepto de DMA de dispersión-recolección. El Capítulo 12 describe el disco duro, la unidad de estado sólido, la operación DDR y otras partes de un sistema como BIOS, SO, controladores y su interacción con el hardware. El Capítulo 13 describe los sistemas embebidos y los buses internos como AHB, AXI utilizados en el diseño embebido. Describe el concepto de puenteo transparente y no transparente. Los Capítulos 14 y 15 abordan aspectos prácticos del desarrollo de chips: pruebas, DFT, escaneo, ATPG y flujo detallado del ciclo de desarrollo de chips (síntesis, temporización estática y ECO). Los Capítulos 16 y 17 tratan sobre el ahorro de energía y los protocolos de gestión de energía. El Capítulo 16 tiene una descripción detallada de varias técnicas de ahorro de energía (variación de frecuencia, "clock gating" y aislamiento de "power well"). El Capítulo 17 habla sobre los protocolos de gestión de energía, como los estados S del sistema, los estados C de la CPU y los estados D del dispositivo. El Capítulo 18 explica la arquitectura detrás de la tecnología de bus serie, PCS y la capa PMA. Describe la arquitectura de reloj y conceptos avanzados como FIFO de elasticidad, unión de canales (deskewing), agregación de enlaces y reversión de carriles. Los Capítulos 19 y 20 están dedicados a los protocolos de bus serie (PCI Express, Serial ATA, USB, Thunderbolt y Ethernet) y su funcionamiento.
Autor: Kishore K. MishraEditorial: Createspace Independent Publishing Platform
Publicado: 16/04/2013
Páginas: 728
Tipo de encuadernación: Tapa blanda
Peso: 2.73 libras
Tamaño: 10.00 alto x 7.00 ancho x 1.45 profundidad
ISBN13: 9781482593334
ISBN10: 1482593335
Categorías BISAC:-
Informática |
Diseño LógicoAcerca del autor
Kishore Mishra comenzó su carrera como ingeniero de diseño trabajando en el diseño de chips Ethernet hace casi 20 años en Allied Telesyn, International. Desde entonces, ha trabajado en el diseño y la arquitectura de chips en compañías multinacionales como Texas Instruments e Intel Corporation. Su interés y trabajo se han centrado en el desarrollo de chipsets, PCI Express, SATA, DDR y la gestión/ahorro de energía en el diseño de chips. Recibió su título universitario en Ingeniería Eléctrica de NIT, Rourkela, India, y su MSEE de la Universidad de Toledo, OHIO. Kishore cofundó la empresa de IP (Propiedad Intelectual) ASIC Architect, Inc. en 2004, donde diseñó y arquitectó las IP de controladores PCI Express y SATA líderes. Como CEO en ASIC Architect, Inc., dirigió la empresa con el desarrollo e implementación de IPs de vanguardia. ASIC Architect, Inc. fue adquirida por Gennum Corporation en 2008, donde dirigió la producción de la IP del switch PCI Express como Director de Ingeniería, grupo de IP digital. La IP del switch ha sido utilizada por algunas de las compañías multinacionales más grandes y ha estado en producción masiva. Ha presentado ponencias en conferencias en múltiples ocasiones y posee tres patentes estadounidenses. Durante los últimos tres años, se ha centrado en escribir este libro con el objetivo de mantenerlo simple pero efectivo y ponerlo al alcance de ingenieros principiantes y experimentados. Actualmente está diseñando la línea de productos DDR en una empresa startup en Silicon Valley.
Este título no es retornable
