Descripción
Capítulo 1: Lógica Programable de Vanguardia 1
Capítulo 2: Herramientas de Diseño Vivado 17Capítulo 3: Flujos de IP 23Capítulo 4: Transceptores Gigabit 35Capítulo 5: Controladores de Memoria 49Capítulo 6: Opciones de Procesador 65Capítulo 7: Integrador IP de Vivado 75Capítulo 8: SysGen para DSP 85Capítulo 9: Síntesis 97Capítulo 10: Diseño Basado en C 111Capítulo 11: Simulación 127Capítulo 12: Sincronización 141Capítulo 13: Interconexión de Silicio Apilado (SSI) 155Capítulo 14: Cierre de Sincronización 167Capítulo 15: Análisis y Optimización de Potencia 179Capítulo 16: Monitor del Sistema 191Capítulo 17: Depuración de Hardware 205Capítulo 18: Emulación Usando FPGAs 221Capítulo 19: Reconfiguración Parcial y Diseño Jerárquico 239
Autor: Sanjay Churiwala
Editorial: Springer
Publicado: 07/07/2018
Páginas: 260
Tipo de encuadernación: Tapa blanda
Peso: 0.85 libras
Tamaño: 9.21h x 6.14w x 0.57d
ISBN13: 9783319825816
ISBN10: 331982581X
Categorías BISAC:
- Tecnología e Ingeniería | Electrónica | Circuitos | General
- Informática | Arquitectura de computadoras
- Informática | Hardware | Mainframes y Minicomputadoras
Acerca del autor
Sanjay Churiwala es Director Senior de Ingeniería para Xilinx India Technology Services. Cuenta con una amplia experiencia en el campo de EDA e I+D de semiconductores, así como en la interacción con clientes. Se especializa en cruces de dominio de reloj y sincronización, STA, potencia, síntesis, simulación, verificadores estáticos basados en reglas, caracterización y modelado de celdas.
Este título no es retornable