Digital Logic Design Using Verilog: Coding and Rtl Synthesis Paperback Springer
Pasa el cursor sobre la imagen para ampliarla. Clic en la imagen para aumentar
Digital Logic Design Using Verilog: Coding and Rtl Synthesis Paperback Springer

Diseño de lógica digital utilizando Verilog: codificación y síntesis RTL

Springer
Precio:
$149.98

Descripción

Introducción.- Diseño de lógica combinacional (Parte I).- Diseño de lógica combinacional (Parte II).- Guías de diseño combinacional.- Diseño de lógica secuencial.- Guías de diseño secuencial.- Diseños complejos usando Verilog RTL.- Máquinas de estado finito.- Conceptos de simulación y diseños basados en PLD.- Síntesis RTL.- Análisis de temporización estática (STA).- Diseño de restricciones.- Diseños de dominios de reloj múltiples.- Diseño de baja potencia.- Diseño RTL para SOCs.

Autor: Vaibbhav Taraate
Editorial: Springer
Publicado: 11/02/2022
Páginas: 604
Tipo de encuadernación: Tapa blanda
Peso: 1.92lbs
Tamaño: 9.21h x 6.14w x 1.27d
ISBN13: 9789811632013
ISBN10: 9811632014
Categorías BISAC:
- Tecnología e ingeniería | Electrónica | Circuitos | General
- Informática | Diseño lógico

Acerca del Autor

Vaibbhav Taraate es un emprendedor y mentor en "1 Rupee S T". Es licenciado en Ingeniería Electrónica por la Universidad de Shivaji, Kolhapur (1995) y recibió una Medalla de Oro por ocupar el primer puesto en todas las ramas de ingeniería. Completó su Maestría en Tecnología (Control y Guiado Aeroespacial) en el Instituto Indio de Tecnología (IIT) Bombay, India, en 1999. Tiene más de 18 años de experiencia en diseño ASIC y FPGA semi-personalizado, principalmente utilizando lenguajes HDL como Verilog, VHDL y SystemVerilog. Ha trabajado con corporaciones multinacionales como consultor, ingeniero de diseño senior y gerente técnico. Sus áreas de especialización incluyen diseño RTL usando VHDL, diseño RTL usando Verilog, diseño complejo basado en FPGA, diseño de baja potencia, síntesis y optimización, análisis de temporización estática, diseño de sistemas usando microprocesadores, diseños VLSI de alta velocidad y diseño de arquitectura de SOCs complejos.