Descripción
Los ingenieros tienden a centrarse en el diseño lógico al desarrollar matrices de puertas programables en campo (FPGA). Escriben un buen código utilizando un lenguaje de descripción de hardware (HDL) que coincide con un conjunto de requisitos acordados. Utilizando un lenguaje de verificación de hardware (HVL), un equipo de verificación independiente garantiza que el código HDL coincide con estos requisitos. A lo largo del proceso, un sistema de control de código fuente adecuado garantiza la integridad del diseño y del código de verificación. El diseño lógico está completo.
Cuando estas tareas están completas, existe la percepción de que el diseñador puede pulsar el botón en el software de diseño del fabricante, esperar un par de horas, descargar el resultado al sistema de destino y todo funciona. Si no se consideran las características físicas de la FPGA y del sistema circundante, el diseño rara vez funciona al primer intento.
En el diseño de FPGA, las restricciones se encuentran en archivos fuente adicionales que informan a las herramientas de síntesis y de posicionamiento y enrutamiento (implementación) sobre cómo crear de forma óptima una FPGA funcional, teniendo en cuenta las propiedades físicas del dispositivo seleccionado y las propiedades físicas del sistema circundante. Es importante destacar que el archivo de restricciones es un archivo fuente tan necesario como cualquiera de los archivos HDL que definen la lógica del sistema.
Con las FPGA, se compra "la caja" al seleccionar el componente. Para tener éxito, es necesario saber cómo realizar compensaciones entre las restricciones temporales y las restricciones espaciales de "la caja". La tarea de crear un diseño de FPGA exitoso termina siendo la optimización de múltiples componentes del sistema.
Este texto contiene ocho capítulos. El capítulo 0 describe los pasos para desarrollar un buen código para describir la lógica de la FPGA. Se espera que esos pasos se completen antes de entrar en la fase de diseño físico. Los capítulos 1 y 2 describen las restricciones temporales y espaciales, respectivamente. Estos dos capítulos son el enfoque principal del libro. El capítulo 4 describe los pasos utilizados en el proceso de diseño físico para lograr un diseño de FPGA exitoso optimizando las restricciones y el HDL original si es necesario. El capítulo 5 describe buenas prácticas de diseño de hardware para el diseño de FPGA. En el capítulo 6 se muestra una descripción de cómo configurar la cadena de herramientas de FPGA. Para poner las cosas en contexto, los capítulos 3 y 7 son estudios de caso de cómo la aplicación de buenas prácticas de diseño puede conducir a un diseño de FPGA exitoso.
Author: James E. Moran
Publisher: Independently Published
Published: 09/16/2023
Pages: 106
Binding Type: Paperback
Weight: 0.58lbs
Size: 11.00h x 8.50w x 0.22d
ISBN13: 9798861353465
ISBN10: 8861353460
BISAC Categories:
- Technology & Engineering | Electronics | Circuits | Logic
This title is not returnable