Microarquitectura del procesador: una perspectiva de implementación

Esta conferencia presenta un estudio de la microarquitectura de los microprocesadores contemporáneos. El enfoque se centra en los aspectos de implementación, con discusiones sobre sus implicaciones en términos de rendimiento, potencia y coste de los diseños de última generación. La conferencia comienza con una visión general de los diferentes tipos de microprocesadores y una revisión de la microarquitectura de las memorias caché. Luego, describe la implementación de la unidad de búsqueda, donde se hace especial énfasis en el soporte requerido para la predicción de ramas. La siguiente sección está dedicada a la decodificación de instrucciones con un enfoque especial en el soporte particular para la decodificación de instrucciones x86. El siguiente capítulo presenta la etapa de asignación y presta especial atención a la implementación del renombramiento de registros. Posteriormente, se estudia la etapa de emisión. Aquí, se describe detalladamente la lógica para implementar la emisión fuera de orden tanto para instrucciones de memoria como para las que no lo son. El siguiente capítulo se centra en la ejecución de instrucciones y describe las diferentes unidades funcionales que se pueden encontrar en los microprocesadores contemporáneos, así como la implementación de la red de bypass, que tiene un impacto importante en el rendimiento. Finalmente, la conferencia concluye con la etapa de commit, donde se describe cómo se actualiza y recupera el estado arquitectónico en caso de excepciones o especulaciones erróneas. Esta conferencia está destinada a un curso avanzado de arquitectura de computadoras, adecuado para estudiantes de posgrado o estudiantes universitarios de último año que deseen especializarse en el área de la arquitectura de computadoras. También está destinado a profesionales de la industria en el área del diseño de microprocesadores. El libro asume que el lector está familiarizado con los conceptos principales relacionados con el pipelining, la ejecución fuera de orden, las memorias caché y la memoria virtual. Tabla de contenidos: Introducción / Cachés / La unidad de búsqueda de instrucciones / Decodificación / Asignación / La etapa de emisión / Ejecución / La etapa de commit / Referencias / Biografías de los autores

Autor: Antonio Gonzalez, Fernando Latorre, Grigorios Magklis
Editorial: Springer
Publicado: 22/12/2010
Páginas: 106
Tipo de encuadernación: Tapa blanda
Peso: 0.48lbs
Tamaño: 9.25h x 7.50w x 0.25d
ISBN13: 9783031006012
ISBN10: 3031006011
Categorías BISAC:
- Informática | Arquitectura de computadoras
- Tecnología e Ingeniería | Electrónica | Circuitos | General

Sobre el autor
Antonio González obtuvo su título de Doctor por la Universitat Politècnica de Catalunya (UPC), Barcelona, España, en 1989. Es el director fundador del Intel Barcelona Research Center, iniciado en 2002, cuya investigación se centra en la arquitectura de computadoras. Ha sido miembro de la facultad del Departamento de Arquitectura de Computadoras de la UPC desde 1986 y se convirtió en catedrático en 2002. Antonio ha registrado más de 40 patentes, ha publicado más de 300 artículos de investigación y ha dado más de 80 charlas invitadas en las áreas de arquitectura de computadoras y compiladores. Ha sido editor asociado de varias revistas IEEE y ACM, ha sido miembro del comité de programas de numerosos simposios, presidente del programa de algunos de ellos, incluyendo ISCA, MICRO, HPCA, ICS e ISPASS, y presidente general de MICRO. Los premios de Antonio incluyen el premio al mejor estudiante de ingeniería informática de España que se graduó en 1986, el Premio Rosina Ribalta 2001 como asesor del mejor proyecto de doctorado en Tecnologías de la Información y las Comunicaciones, el Premio Durán Farrell 2008 a la investigación tecnológica y el Premio Nacional de Informática Aritmel 2009 al Ingeniero Informático del Año. Fernando Latorre obtuvo su título de Máster por la Universidad de Zaragoza, España, en 2001 y su título de Doctor por la Universitat Politècnica de Catalunya (UPC), Barcelona, España, en 2009. Su tesis se centró en la explotación eficiente del paralelismo a nivel de instrucción y del paralelismo a nivel de hilo utilizando arquitecturas multihilo/multinúcleo adaptativas. Fernando se unió al Intel Barcelona Research Center en 2003, donde es Científico Investigador Senior, y también es miembro del grupo de investigación de Arquitecturas y Compiladores de la UPC. Sus intereses de investigación abarcan desde arquitecturas eficientes en el consumo de energía hasta máquinas virtuales codiseñadas y procesadores paralelos. Fernando posee 2 patentes, ha registrado varias más y ha publicado más de 10 artículos de investigación en el área de la arquitectura de computadoras. Ha sido revisor de numerosas conferencias y simposios de ACM e IEEE, y también fue miembro del comité de programa para WEED 2010 e ISCA 2011. En 2008, recibió el Premio Durán Farrell a la investigación tecnológica. Títulos de M.Sc. y Ph.D. del Departamento de Ciencias de la Computación de la Universidad de Rochester, NY, en 2000 y 2005, respectivamente. Su tesis se centró en aumentar la eficiencia energética de las arquitecturas adaptativas. En 2003, Grigorios se unió al Intel Barcelona Research Center como Científico Investigador Senior. También es miembro del grupo de investigación de Arquitecturas y Compiladores de la Universitat Politècnica de Catalunya, Barcelona, España, donde permanece hasta el día de hoy. Sus intereses de investigación incluyen arquitecturas eficientes en el consumo de energía, arquitecturas paralelas, optimización dinámica y sistemas operativos, entre otros. Grigorios posee 6 patentes y ha publicado más de 20 artículos de investigación en el área de la arquitectura de computadoras y sistemas distribuidos. Ha sido revisor de numerosas conferencias y simposios de ACM e IEEE, y también fue presidente del programa de la pista de arquitectura para IPDPS 2009. En 2008, recibió el Premio Durán Farrell a la investigación tecnológica.

Este título no es retornable